Архитектура IA-32

    Дисциплина: Программирование
    Тип работы: Курсовая
    Тема: Архитектура IA-32

    TOC o \"1-3\" h z u
    Введение
    PAGEREF _Toc89452074 h
    Технология
    SIMD
    PAGEREF _Toc89452075 h
    Краткое обозрение технологий
    SIMD
    PAGEREF _Toc89452076 h
    Технология
    PAGEREF _Toc89452077 h
    PAGEREF _Toc89452078 h
    SSE2
    PAGEREF _Toc89452079 h
    SSE3
    PAGEREF _Toc89452080 h
    Микроархитектура
    Intel
    NetBurst
    PAGEREF _Toc89452081 h
    Цели, для которых была разработана Микроархитектура
    Intel
    NetBurst
    PAGEREF _Toc89452082 h
    Обзор конвейера микроархитектуры
    Intel
    NetBurst
    PAGEREF _Toc89452083 h
    Блок начальной загрузки
    PAGEREF _Toc89452084 h
    Беспорядочное ядро
    PAGEREF _Toc89452085 h
    Секция изъятий
    PAGEREF _Toc89452086 h
    Обзор блока начальной загрузки конвейера
    PAGEREF _Toc89452087 h
    Предвыборка
    PAGEREF _Toc89452088 h
    Декодер
    PAGEREF _Toc89452089 h
    Исполнительный кэш трасс
    PAGEREF _Toc89452090 h
    Предсказание ветвей
    PAGEREF _Toc89452091 h
    Обзор исполнительного ядра
    PAGEREF _Toc89452092 h
    Задержка инструкций и производительность
    PAGEREF _Toc89452093 h
    Исполнительные блоки и выводные порты
    PAGEREF _Toc89452094 h
    Кэши
    PAGEREF _Toc89452095 h
    Предвыборка данных
    PAGEREF _Toc89452096 h
    Плюсы и минусы программной и аппаратной предвыборки
    PAGEREF _Toc89452097 h
    Загрузка и хранение
    PAGEREF _Toc89452098 h
    Управление хранением
    PAGEREF _Toc89452099 h
    Технология
    Hyper-Threading
    PAGEREF _Toc89452100 h
    Ресурсы процессора и технология
    Hyper-
    Threading
    PAGEREF _Toc89452101 h
    Реплицированные ресурсы
    PAGEREF _Toc89452102 h
    Разделенные ресурсы
    PAGEREF _Toc89452103 h
    Разделяемые ресурсы
    PAGEREF _Toc89452104 h
    Микроархитектура конвейера и технология НТ
    PAGEREF _Toc89452105 h
    Блок начальной загрузки конвейера
    PAGEREF _Toc89452106 h
    Исполнительное ядро
    PAGEREF _Toc89452107 h
    Извлечение
    PAGEREF _Toc89452108 h
    Список использованной литературы
    PAGEREF _Toc89452109 h
    Введение
    В этой работе проводиться обзор основных моментов необходимых для оптимизации программного обеспечения для текущего поколения процессоров основанных на технологии
    IA-32, таких как
    Intel
    Pentium 4,
    Intel
    Xeon и
    Intel
    Pentium
    M. Работа дает базу для понимания правильного подхода к кодированию для технологии
    IA-32.
    Ключевые моменты, повышающие производительность процессоров текущего поколения на базе
    IA-32:
    SIMD поддерживающих технологию
    MMX, потоковые расширения инструкций
    SIMD (
    SSE), потоковые расширения инструкций
    SIMD второй редакции (
    SSE2) и потоковые расширения инструкций
    SIMD третьей редакции (
    SSE3)
    Hyper Threading
    Процессоры
    Intel
    Pentium 4 и
    Intel
    Xeon построены на микроархитектуре
    NetBurst. Микроархитектура процессора
    Intel
    Pentium
    M основывается на балансе производительности и низкого энергопотребления.
    Технология
    SIMD
    Один из путей к увеличению производительности процессора – это использование технологии вычислений основанной на том, что одна команда оперирует многими данными (
    single-
    instruction,
    multiple
    data (
    SIMD)).
    Вычисления с помощью
    SIMD (рисунок 1) представлены в архитектуре
    IA-32 технологией
    MMX.Технология
    MMX позволяет вычислениям
    SIMD производиться над упакованными целыми числами в виде байтов, слов и двойных слов. Эти целые содержаться в наборе из восьми 64-битных регистрах называемых
    MMX регистрами (рисунок 2).
    В процессоре
    Intel
    Pentium
    III технология
    SIMD была расширена с помощью потоковых расширений
    SIMD (
    SSE). SSE позволяет производить вычисления SIMD над операндами, содержащими четыре упакованных элемента с плавающей точкой одинарной точности. Эти операнды могут храниться
    как в памяти, так и в одном из 128-битных регистров называемых
    XMM регистрами (рисунок 2). SSE также расширяет вычислительные способности SIMD, путем добавления дополнительных 64-битных
    MMX команд.
    Рисунок 1 показывает типичную схему вычислений
    SIMD. Два блока по четыре упакованных элемента данных (
    4 и
    4), обрабатываемых параллельно с помощью одной операцией над каждой парой элементов данных (
    1 и
    2 и
    3 и
    3 и
    4 и
    4). Результаты четырех параллельных вычислений сортируются в набор из четырех элементов данных.
    Рисунок 1. Схема вычислений
    SIMD
    В процессорах
    Pentium 4 и
    Intel
    Xeon модель вычислений
    SIMD была далее расширена с помощью
    SSE2 и
    SSE3.
    SSE2 работает с операндами, хранящимися в памяти или в XMM регистрах. Технология
    SSE2 расширяет вычисления
    SIMD для работы с упакованными элементами данных с плавающей точкой двойной точности и 128-битными упакованными целыми числами. В
    SSE2 введены 144 дополнительные команды для работы с двумя элементами данных с плавающей точкой двойной точности или над упакованными целыми числами в виде шестнадцати
    байтов, восьми слов, четырех двойных слов и двух четверных слов.
    SSE3 улучшает x87, SSE и SSE2 с помощью добавления тринадцати инструкций, позволяющих повысить производительность приложений в специфичных областях. Таких как: обработка видео,
    комплексная арифметика синхронизация потоков. SSE3 дополняет SSE и SSE2 с помощью команд ассиметричной обработки данных SIMD, команд позволяющих горизонтальные вычисления, а так же
    команд позволяющих избежать загрузки в кэш разделенных нитей.
    Полный набор технологий
    SIMD (
    MMX,
    SSE,
    SSE2,
    SSE3) в технологии
    IA-32 дает возможность программисту разрабатывать алгоритмы, совмещающие операции над упакованными 64-битными и 128-битными целыми, и операндами с плавающей точкой
    одинарной и двойной точности.
    Рисунок 2. Регистры
    SIMD
    SIMD улучшает выполнение 3
    D графики, распознавание речи, обработки изображений, научных приложений и приложений удовлетворяющих следующим характеристикам:
    Инструкции
    SIMD для работы с числами с плавающей точкой полностью поддерживают стандарт
    IEEE 754 «для бинарной арифметики чисел с плавающей точкой». Они доступны во всех режимах работы процессора.
    Технологии
    SSE,
    SSE2 и
    MMX – это архитектурные дополнения архитектуры
    IA-32.
    SSE и SSE2 также включают инструкции кэширования и организации памяти, которые могут улучшить использование КЭШа и производительность приложений.
    Краткое обозрение технологий
    SIMD
    Технология
    Технология
    MMX основывается на:
    MMX-регистрах
    SIMD
    над упакованными целыми в виде байтов, слов и двойных слов
    Инструкции
    MMX полезны в мультимедийных и коммуникационных приложениях
    SSE основывается на:
    XMM-регистрах
    SIMD
    Инструкции
    SSE полезны при обработке трехмерной геометрии, 3
    D-рендеринга, распознавания речи, а
    также для кодирования и декодирования видео.
    SSE2
    SSE2 добавляют следующее:
    SIMD над целыми в виде шестнадцати байт, восьми слов, четырех двойных слов или двух четверных слов.
    SIMD над 64-битными целочисленными операндами
    Инструкции
    SSE2 полезны для обработки 3
    D графики, кодирования и декодирования видео и шифрования.
    SSE3
    SSE3 добавляет следующее:
    SIMD операции с плавающей точкой для ассиметричных и горизонтальных вычислений
    FPU – инструкцию для конвертирования в целое независимо от
    FCW (
    floating-
    point
    control
    word)
    Инструкции
    SSE3 могут применяться в научных, видео и многопоточных приложениях.
    Микроархитектура
    Intel
    ...

    Забрать файл

    Похожие материалы:


ПИШЕМ УНИКАЛЬНЫЕ РАБОТЫ
Заказывайте напрямую у исполнителя!


© 2006-2016 Все права защищены