Разработка вычислительного устройства

    Дисциплина: Программирование
    Тип работы: Курсовая
    Тема: Разработка вычислительного устройства

    МИНИСТЕРСТВО ВЫСШЕГО И СРЕДНЕГО СПЕЦИАЛЬНОГО ОБРАЗОВАНИЯ РФ
    МОСКОВСКИЙ ИНСТИТУТ РАДИОТЕХНИКИ, ЭЛЕКТРОНИКИ И АВТОМАТИКИ
    КурсоваЯ работа
    Факультет
    ВАВТ
    Дисциплина
    ЭВМ СКС
    Студент
    Специальность
    22.02
    Преподаватель
    Калиш Г.Г.
    МОСКВА
    DATE @ \"MMMM yy
    \" * MERGEFORMAT
    октябрь 2008
    Разработать вычислительное устройство, выполняющее следующие операции:
    Числа представлены в формате с плавающей точкой с разрядностью 18+6.
    TOC o \"1-3\"
    Техническое задание
    ..................................................................................................................................
    PAGEREF _Toc415758381 h
    Содержание
    ...........................................................................................................................................................
    PAGEREF _Toc415758382 h
    Описание структурной схемы устройства с ее обоснованием
    .........................
    PAGEREF _Toc415758383 h
    Описание блок-схемы алгоритма выполнения операций и ее микропрограммной реализации.
    ....................................................................................................................................................................
    PAGEREF _Toc415758384 h
    Числовые тестовые примеры выполнения операций с пояснениями
    .....
    PAGEREF _Toc415758385 h
    Описание функциональной схемы устройства.
    .............................................................
    PAGEREF _Toc415758386 h
    Краткое описание принципиальной схемы
    ........................................................................
    PAGEREF _Toc415758387 h
    Заключение
    ........................................................................................................................................................
    PAGEREF _Toc415758388 h
    Список литературы.
    ....................................................................................................................................
    PAGEREF _Toc415758389 h
    Структурная схема устройства представлена на рисунке 1. Она состоит из двух частей. Первая часть схемы, в состав которой входят регистры
    o и
    o и сумматор, предназначена для работы с порядками чисел. Вторая часть схемы, состоящая из регистров
    m и
    Z, мультиплексора, сумматора и компаратора предназначена для работы с мантиссами чисел.
    При выполнении операции деления используется два числа -
    A (делимое) и
    B (делитель). Число
    A хранится в регистрах
    o и
    m соответственно порядок и мантисса. Число
    B хранится в регистрах
    o и
    m соответственно порядок и мантисса.
    В начале работы делимое
    A заносится в регистры: мантисса в регистр
    m с помощью сигнала
    3, порядок в регистр
    4, а делитель
    B: мантисса в регистр
    5), порядок в регистр
    6). Мантисса делимого
    A сдвигается влево путем косой передачи из регистра
    m в сумматор. Делитель
    B поступает в сумматор
    SM из регистра
    m в прямом или обратном кодах (
    9). Дополнительный код делимого образуется в
    SM за счет подсуммирования обратного кода делимого
    B сигналом “+1
    SM” (
    10).
    Цифры частного
    i, определяемые по знаку частичных остатков в регистре
    m, фиксируются в регистре
    путем последовательного занесения их в младший разряд регистра
    7) и сдвига содержимого регистра
    Порядок частного определяется вычитанием порядков на
    SM путем подачи обратного значения порядка делителя из регистра
    o и фиксации результата в регистре
    При выполнении операции изменения знака используется одно число. Число записывается в регистр
    5) и подается на сумматор
    SM в обратном коде (
    9) и записывается в регистр
    3) с предварительным подсумированием единицы в сумматоре (
    10).
    Рисунок
    SEQ Рисунок * ARABIC
    Блок-схема выполнения операций представлена на рисунке 2.
    В начале работы гасится выходная готовность (
    14) и проверяется входная готовность (
    1). После получения сигнала входной готовности обнуляются регистры
    m (Y
    ), B
    o и
    m (Y
    1) и
    Z (Y
    ). Далее проверяется код операции (
    2) для определения дальнейших действий.
    Операция изменения знака числа - ветвь один.
    Записываем исходное число в регистр
    Bm (
    5). Передаем на
    SM его обратный код с подсуммированием единицы младшего разряда (
    10). Данные с
    SM записываем в регистр
    3). После этого устанавливаем выходную готовность (
    13) и заканчиваем работу.
    Операция деления чисел - ветвь два.
    Производим запись: мантиссы делимого в регистр
    3), порядка делимого в регистр
    o (Y
    4) и мантиссы и порядка делителя в регистр
    m (Y
    5) и
    o (Y
    6) соответственно. Вычисляем разность порядков чисел путем сложения первого порядка с обратным кодом второго (
    11) и сохраняем результат в регистре
    o (Y
    6). Проверяем равенство делителя нулю (
    3). Если делитель равен нулю, то сигнализируем об ошибке аргументов и устанавливаем выходную готовность (
    13). Если делитель не равен нулю, тогда деление возможно и начинается цикл поразрядного получения мантиссы частного. На
    SM передается сдвинутое косой передачей в сторону старших разрядов делимое и обратный код делителя (
    9) с подсуммированием
    единицы младшего разряда (
    10). С выхода
    SM частичный остаток заносится в регистр
    3). Цифра модуля частного вычисляется как сумма по модулю два знаковых разрядов частичного остатка и делителя и заносится в предварительно сдвинутый на один разряд
    влево (
    8) регистр
    Z (Y
    7). Проверяем счетчик чисел (
    4). Если он не равен нулю, продолжаем цикл по определению разрядов частного. Если счетчик равен нулю, то мы определили все разряды частного, и переходим к нормализации
    результата. Если число не нормализовано (
    6), то производим сдвиг
    Z в сторону старших разрядов (
    8) и уменьшение порядка (
    12). После нормализации числа устанавливаем выходную готовность и заканчиваем работу.
    Для реализации устройства используется управляющий автомат с выделенной адресной памятью, его схема изображена на рисунке 3, в таблице 1 представлены состояния его переходов, в
    таблице 2 управляющие сигналы и в таблице 4 описаны префиксные функции.
    Рисунок
    SEQ Рисунок * ARABIC
    ПЗУ А
    Адреса памяти
    Условия переходов
    Код ПФ
    Адреса переходов
    Таблица
    SEQ Таблица * ARABIC
    Обнуление регистров
    Обнуление регистров
    Обнуление регистра
    Запись в регистр
    Запись в регистр
    Запись в регистр
    Запись в регистр
    Запись разряда частного в регистр
    Сдвиг регистра
    в сторону старших разрядов
    Выбор операции в сумматоре
    Подсуммирование
    1 в сумматоре
    Разность порядков
    Уменьшение порядка частного в регистре
    Установка выходной готовности
    Гашение выходной готовности
    Таблица
    SEQ Таблица * ARABIC
    Рисунок
    SEQ Рисунок * ARABIC
    Функция
    Значение
    Входная готовность
    Код операции
    Признак равенства 0 делителя
    Конец деления
    Знак числа в регистре
    Признак нормализации
    Знак числа в регистре
    Таблица
    SEQ Таблица * ARABIC
    На рисунке 4 представлена связь управляющего автомата с операционным автоматом.
    Рисунок
    SEQ Рисунок * ARABIC
    Пусть
    X=11010111*2
    Y=1101*2
    2. Найти частное от деления
    X/Y.
    Все действия выполняются в устройстве в следующей последовательности:
    0.1101111
    Прямой код делимого
    Частное
    1.0011
    Дополнительный код дели...

    Забрать файл

    Похожие материалы:


ПИШЕМ УНИКАЛЬНЫЕ РАБОТЫ
Заказывайте напрямую у исполнителя!


© 2006-2016 Все права защищены