Шифраторы, дешифраторы, триггеры

    Дисциплина: Программирование
    Тип работы: Лабораторная
    Тема: Шифраторы, дешифраторы, триггеры

    Министерство Высшего и Среднего Специального
    Образования Республики Узбекистан
    Наманганский Инженерно-Педагогический Институт
    Факультет: «Информатика»
    Кафедра:
    «Информатика и Информационные Технологии»
    ЛАБОРАТОРНАЯ РАБОТА
    На тему: «Шифраторы, дешифраторы, триггеры»
    Выполнил:
    Студент группы 4-ИАТ-2000
    Черкасов Андрей Викторович
    Наманган-2003
    ШИФРАТОРЫ
    И ДЕШИФРАТОРЫ
    В ЭВМ, а также в других устройствах дискретной техники часто возникает необходимость в преобразовании
    n-разрядного двоичного кода в одноразрядный код с основанием Е=2
    или обратного преобразования. Логические устройства, осуществляющие такие преобразования, называются соответственно дешифраторами и шифраторами. Ниже рассмотрим примеры построения
    шифраторов и дешифраторов на ПЭ (пороговые элементы) и
    ФН (формальные нейроны).
    Сначала рассмотрим схемы дешифратора. Для преобразования
    n-разрядного двоичного кода дешифратора обычно строится на 2
    клапанах (элемент И), каждый из которых имеет
    n выходов. На входы клапанов подаются наборы двоичных переменных (аргументы), причём прямые значения переменных снимаются с единичных выходов соответствующих триггеров, а
    инверсные значения – с нулевых выходов. Если
    небольшое число, то схема получается однокаскадной и для построения такого дешифратора, требуются ровно 2
    элементов. Если же
    n большое, а число
    входов клапана ограничено, то схема получается
    многокаскадной (многоступенчатой) и для построения такого
    дешифратора требуется значительное количество элементов.
    Аналогичное положение
    имеет
    место и в случае построения дешифраторов на ПЭ и ФН. Для построения дешифратора на ПЭ в простейшем случае можно взять ПЭ,
    реализующий функцию И, и построить схему, полностью идентичную схеме на клапанах. При этом пользуются как прямые, так и инверсные значения аргументов, так как
    дешифратор реализует
    систему функций
    (1-1)
    Рис. 1. Синхронный
    Рис. 2. Асинхронный
    дешифратор на три
    дешифратор на три
    входа
    входа
    При увеличении разрядности дешифрируемого двоичного кода, чтобы построить одноступенчатую схему, элемент
    придётся усложнить.
    Так, если
    На рисунке 1 показана схема трёхвходового дешифратора на ПЭ. Характерная особенность этого дешифратора в
    том, что он использует только прямые значения аргументов и работает по синхронному принципу. Если на шину С подан высокий потенциал, то дешифратор открыт и работает надлежащим образом;
    если же на этой шине имеется низкий потенциал, соответствующий логическому 0, то дешифратор закрыт (блокирован)
    и на всех его выходах имеются нули. Очевидно, если убрать шину синхроимпульсов и снизить пороги элементов на единицу, то получим асинхронный дешифратор с выходными
    двухвходовыми элементами.
    На рисунке 2 показан другой вариант асинхронного двоично-восьмеричного дешифратора, в котором используются
    только прямые значения аргументов. Однако недостатком, как этой, так и предыдущей схемы можно считать то, что в них используются разнотипные элементы.
    Рис. 5. Синхронный восьмерично-двоичный
    шифратор на МЭ
    Рис. 6. Электрическая схема восьмерично-двоичного шифратора на
    переключателях тока
    Рис. 4. Асинхронный
    Восьмерично-двоичный шифратор
    При использовании многовходовых ПЭ с прямым и инверсным выходами дешифратор можно построить на однотипных
    элементах. На рисунке 3 показан двоично-восьмеричный дешифратор, построенный на однотипных ПЭ, каждый из которых имеет четыре входа с весами +1 и один вход с весом –1, порог +2,
    прямой и инверсный выходы. Необходимые функции дешифратора (1-1) этим элементом реализуются путём подключения некоторых входов к постоянным логическим уровням 0 или 1
    и снятия информации с прямого или инверсного выхода элемента.
    Многоступенчатые дешифраторы на ФН и ПЭ строятся точно так же, как на булевых элементах. Поэтому их не
    будем рассматривать.
    Рис. 3. Асинхронный
    дешифратор на однотипных ПЭ
    входа
    входа
    В ряде случаев с целью экономии оборудования выгодно дешифратор реализовать не на стандартных логических
    элементах, а в виде специальной схемы, помещаемой в одном корпусе.
    Шифратор выполняет противоположную дешифратору функцию, то есть преобразует одноразрядный код с основанием
    Е=2
    n-разрядный двоичный код. При построении шифратора на ПЭ
    и ФН можно использовать элементы, реализующие функцию ИЛИ, с прямыми и инверсными выходами. На рисунке 4 показан пример такого восьмерично двоичного шифратора.
    На рисунке 5 показан шифратор, построенный на мажоритарных элементах «2 или более из 3». Выходы МЭ
    (мажоритарные элементы) попарно объединены, т.е. на выходах реализована операция ИЛИ по высокому уровню (монтажное
    ИЛИ). Этот шифратор работает по синхронному принципу, то есть двоичный код появляется на его выходе только при поступлении синхроимпульса.
    При построении многовходового шифратора, как и в случае булевых элементов, можно использовать многовходовые
    сборки или построить многоступенчатую схему.
    Рис 2-2. Синхронные
    RS-триггеры
    Рис. 2-1. Асинхронные
    RS-триггеры
    Учитывая возможности современной интегральной технологии, шифраторы выгоднее реализовать не на логических
    элементах, а в виде специальной микросхемы. При этом получается большой выигрыш в оборудовании. На рисунке 6 приведена электрическая схема шифратора, которая пригодна для интегрального
    исполнения и совместима со схемами нейронных элементов.
    ТРИГГЕРЫ
    Существуют различные типы триггеров на потенциальных элементах:
    RS-триггеры (синхронные и асинхронные),
    D-триггеры типов
    Latche и
    Edge,
    RST-,
    D-, и
    JK-триггеры типа ведущий-ведомый (
    Master-
    Slave) и так далее. Рассмотрим примеры построения таких
    триггеров на НЛЭ (нейронные логические элементы).
    Функцию
    асинхронного
    RS-триггера аналитически можно описать следующим образом:
    p=0, если
    R=1,
    S=1 является запрещённой, то есть
    R...

    Забрать файл

    Похожие материалы:


ПИШЕМ УНИКАЛЬНЫЕ РАБОТЫ
Заказывайте напрямую у исполнителя!


© 2006-2016 Все права защищены